

Reti Logiche 2

Prof. Roberto Passerone, Ing. Alessandro Tontini

12 giugno 2018

Si risponda a tutte le domande proposte. I punti assegnati a ciascuna domanda sono indicativi.

1 VHDL

- **Realizzazione strutturale (6 pts):** Vengono fornite le dichiarazioni di due entità VHDL, `ent_0` e `ent_1`, e di una entità top-level che le istanzia. Il top-level istanzia `ent_0` una volta, ed `ent_1` due volte. Scrivere il codice VHDL relativo alla architettura del top-level, avendo cura di rispettare i seguenti requisiti:

- Il segnale `clk`, per tutti le istanze, deve provenire dall'ingresso corrispondente della entità top-level.
- Il segnale `addr` dell'istanza di `ent_0`, deve provenire dall'ingresso corrispondente della entità top-level.
- Le due uscite della istanza di `ent_0` vanno collegate agli ingressi `cmd` delle due istanze della entità `ent_1`, rispettivamente.
- I segnali `out_s` delle istanze di `ent_1` vanno collegati rispettivamente alle due uscite della entità top-level.

```
entity top_level is
  port ( clk      : in  std_logic;
         addr     : in  std_logic_vector(1 downto 0),
         out_1    : out std_logic;
         out_2    : out std_logic
       );
end entity;

entity ent_0 is
  port ( clk      : in  std_logic;
         addr     : in  std_logic_vector(1 downto 0);
         out_ent1 : out std_logic;
         out_ent2 : out std_logic
       );
end entity;

entity ent_1 is
  port ( clk      : in  std_logic;
         cmd      : in  std_logic;
         out_s    : out std_logic
       );
end entity;
```

- **Dataflow in VHDL (6 pts):** Si discuta lo stile di descrizione dataflow del VHDL, e come avviene la valutazione delle equazioni concorrenti (si descriva chiaramente quando viene valutata un'espressione e quando viene assegnato il valore). In riferimento al processo ed all'equazione mostrata di seguito, si indichino eventuali differenze nell'andamento dei segnali CLK1 e CLK2, definiti come `std_logic`, ove CLK_period è una costante pari a 10 ns.

```
architecture .....
    signal CLK1, CLK2 : std_logic;
begin
    process begin
        CLK1 <= '0';
        wait for CLK_period/2;
        CLK1 <= '1';
        wait for CLK_period/2;
    end process;

    CLK2 <= not(CLK1) after CLK_period/2;
end architecture;
```

2 Elettronica

- **Circuito con diodi (7 pts):** Si consideri il circuito mostrato a sinistra in Figura 1 supponendo che il segnale di ingresso V_0 abbia l'andamento mostrato a destra in Figura 1. Si determini l'andamento della tensione di uscita V_2 , usando il modello del diodo per grandi tensioni e spiegando il funzionamento. Si abbia cura di verificare ex-post le ipotesi fatte sulla conduzione dei diodi, dimostrandone la correttezza.




Figure 1: Circuito con diodi ed andamento del segnale di ingresso

- **Inverter CMOS, transizione in discesa (7 pts):** Si consideri il circuito dell'invertitore CMOS mostrato a sinistra in Figura 2. Si assuma che al tempo 0 il segnale di ingresso V_i esegua una transizione da 0 a V_{DD} , come mostrato a destra in Figura 2. Si calcoli il tempo di propagazione t_{PHL} ed il tempo di discesa t_f , assumendo i seguenti parametri per il circuito:

$$V_{DD} = 2.5 \text{ V} \quad V_T = 0.6 \text{ V} \quad K_n = 250 \mu\text{A/V}^2 \quad C = 1 \text{ pF}$$

Si mostri l'andamento qualitativo del segnale in uscita nel grafico, avendo cura di indicare precisamente il tempo di propagazione t_{PHL} ed il tempo di discesa t_f .

Infine, si indichi in quali regioni di funzionamento (cut-off, zona triodo, saturazione) opera il transistor nMOS durante la transizione.




Figure 2: Circuito invertitore ed andamento del segnale di ingresso

3 FPGA

- **Progetto con PAL** (4 pts): Si programmino le connessioni del piano AND della PAL (Programmable Array Logic) mostrata in Figura 3 in modo tale da realizzare le seguenti funzioni logiche:

$$\begin{aligned} x &= ab' + abc + bc' \\ y &= d + d'c \end{aligned}$$

Si discuta infine come occorre modificare il circuito per realizzare la funzione:

$$y = d + d'c + ab' + abc + bc' = d + d'c + x$$




Figure 3: Circuito PAL da programmare